先說說為什么Intel要介意這個(gè)問題。放在幾年前,Intel在半導(dǎo)體工藝上一直都是領(lǐng)先TSMC、三星等公司的,22nm節(jié)點(diǎn)就開始量產(chǎn)3D晶體管(也就是FinFET工藝),那時(shí)候三星、TSMC才推出28nm工藝沒多久,跟Intel差距確實(shí)挺遠(yuǎn)的,Intel自然不會有什么失落感。但之后的情況不一樣了,Intel在14nm遇到了技術(shù)問題,原計(jì)劃的Fab 14工廠升級工藝也被取消了,以致于Tick-Tock戰(zhàn)略停擺,現(xiàn)在14nm工藝都要出四代產(chǎn)品了,這一代工藝要用差不多4年時(shí)間。
TSMC、三星的14/16nm FinFET工藝在這段時(shí)間追趕上來了,AMD今年推出的Ryzen處理器使用的就是GF公司的14nm LPP工藝,雖然說性能上未能超過Intel 14nm處理器,但至少雙方都是同級別工藝了,沒有什么代差了。
三星、TSMC追趕甚至超越Intel工藝不只是因?yàn)檎糏ntel工藝失利,還有一個(gè)很重要的原因就是TSMC、三星在制程工藝上玩起了小花招——以前他們是跟著Intel腳步走,現(xiàn)在有機(jī)會領(lǐng)先,他們在半導(dǎo)體工藝斷代上耍了個(gè)小花招,因?yàn)榘雽?dǎo)體實(shí)在太復(fù)雜,大家了解到的XX工藝實(shí)際上是指線寬,理論上線寬越小,半導(dǎo)體就越小,晶體管也越小,制造工藝越先進(jìn)。
Intel 14nm工藝與TSMC、三星同代工藝比較
但實(shí)際上線寬定義半導(dǎo)體工藝先進(jìn)程度并不準(zhǔn)確,更有意義的是柵極距(gate pitch)、鰭片間距(Fin Pitc)等,Intel早前就對比過他們與TSMC、三星的16、14nm工藝,如上圖所示,Intel的14nm工藝在這些關(guān)鍵指標(biāo)上要比三星、TSMC好得多,這兩家的工藝其實(shí)有些名不副實(shí),落后Intel差不多半代水平。
三星、TSMC在半導(dǎo)體工藝命名上贏過了Intel,這實(shí)際上是商業(yè)宣傳的勝利,技術(shù)上超越Intel還有點(diǎn)名不正言不順,對這個(gè)問題業(yè)界早前就有過爭議了,不過這事有沒有什么強(qiáng)制性約束,如何命名更多地是廠商自己的事,大家也只能聽之任之了。
在這樣的背景下,Intel今天發(fā)了一條很有意思的文章:讓我們清理半導(dǎo)體工藝命名的混亂吧。文章的作者是Mark Bohr,Intel高級院士,也是處理器架構(gòu)與集成部門的主管,可以說是資深的業(yè)界專家了,他在這篇文章中就指出了業(yè)界在半導(dǎo)體工藝命名上的混亂之態(tài)。
當(dāng)然,他的重點(diǎn)不是批評現(xiàn)狀,而是給出了一個(gè)更合理的衡量半導(dǎo)體工藝水平的公式,如下圖所示:
Intel給出的衡量半導(dǎo)體工藝先進(jìn)程度的公式
這個(gè)公式挺復(fù)雜的,Bohr院士指出衡量半導(dǎo)體工藝真正需要的是晶體管密度,這個(gè)公式分為兩部分,一部分計(jì)算2bit NAND(4個(gè)晶體管)的密度,另一部分更為復(fù)雜,計(jì)算的是SFF(scan flip flop)的晶體管密度,0.6和0.4兩個(gè)數(shù)字是這兩部分的加權(quán)系數(shù)。
Bohr院士希望半導(dǎo)體廠商在介紹工藝節(jié)點(diǎn)時(shí)也應(yīng)該公布邏輯芯片的晶體管密度,而且還有一個(gè)重要的參數(shù):SRAM cell單元面積,考慮到每家廠商的工藝都不同,在NAND+SFF密度之外最好還要獨(dú)立公布SRAM面積。
PS:現(xiàn)在問題又來了,Intel希望用更公平的手段來衡量半導(dǎo)體工藝先進(jìn)程度,還給出了自己的方案,不過TSMC、三星會不會聽Intel的建議?很大概率上我覺得他們不會再追隨Intel了,不僅是因?yàn)樗麄儚倪@種取巧的商業(yè)命名上嘗到了甜頭(在部分公眾眼里TSMC、三星確實(shí)超過了Intel工藝),也是因?yàn)镮ntel的新方法有點(diǎn)復(fù)雜,對公眾來說更不容易理解。
三星和TSMC近年來在半導(dǎo)體工藝上的確取得了不小的成績,但僅靠在工藝命名上的小花招真的能夠趕超Intel嗎?畢竟宣傳數(shù)據(jù)做的再怎么漂亮,也無法真正縮短雙方之間的巨大差距!
留言與評論(共有 條評論) |